学生登录
企业登录
职位描述：
1.微电子、电子工程、计算机、通信类相关专业，硕士优先，能实习优先； 2.熟练掌握 Verilog 设计语言和较强的 RTL 设计能力； 3.熟练使用 Cadence/Synopsys 等厂家主流 Verilog 仿真工具，熟练使用Synopsys 时序和功耗分析工具； 4.熟悉数字 IC 前端 ASIC 设计流程； 5.具备良好的沟通能力和团队精神，认真严谨的工作态度。 举报
1.微电子、电子工程、计算机、通信类相关专业，硕士优先，能实习优先； 2.熟练掌握 Verilog 设计语言和较强的 RTL 设计能力； 3.熟练使用 Cadence/Synopsys 等厂家主流 Verilog 仿真工具，熟练使用Synopsys 时序和功耗分析工具； 4.熟悉数字 IC 前端 ASIC 设计流程； 5.具备良好的沟通能力和团队精神，认真严谨的工作态度。 举报
- 你可能感兴趣的职位
- 最近浏览记录
-
20-50万/年
-
35-50万/年
-
2.5-3万/月
-
2.2-2.5万/月
-
1.8-3万/月
-
60-99万/年
-
1.5-3万/月
-
20-60万/年
-
￥18-60W/年
-
￥面议
-
￥8-10K/月
-
￥10-20K/月
-
￥8-10K/月
-
￥3.5-4.5K/月
-
￥3-5K/月
