职位描述:
作为硬件设计工程师您将与电路设计物理设计技术和硬件架构合作并提供尖端的ASIC和SoC您将研究电路设计存储器数字块优化时钟分布平面规划第三方ip和代工参与等主题 岗位职责1.与我们的晶圆代工厂和IP合作伙伴我们的技术物理设计和架构团队在先进的工艺节点上合作2.分析和实现sram和其他存储器构建和模拟定制电路并支持测试芯片设计/执行/验证3.在晶体管和栅极级设计和构建定制电路以支持物理设计和功率性能区域优化4.从设计到制造封装和测试为定制高性能ASIC和SoC开发领先的技术平台 任职要求 1.计算机科学电气工程等相关专业硕士学位或具有同等实践经验2.3年技术电路和物理设计经验3.具有先进的晶体管级设计经验即SPICE模拟或跨定制电路/IP和物理设计空间的并发优化 加分条件: 1.提供优化的定制电路/存储器/ ip和数字模块的经验从而导致产品剔除2.具有编程/脚本Python TCL经验3.了解标准单元/ sram /寄存器文件的特性和验证包括功率噪声变化和红外分析的知识4.了解前端和后端设计团队的设计套件资料5.熟悉工业标准工具的合成位置和路线以及静态定时分析
举报
作为硬件设计工程师您将与电路设计物理设计技术和硬件架构合作并提供尖端的ASIC和SoC您将研究电路设计存储器数字块优化时钟分布平面规划第三方ip和代工参与等主题 岗位职责1.与我们的晶圆代工厂和IP合作伙伴我们的技术物理设计和架构团队在先进的工艺节点上合作2.分析和实现sram和其他存储器构建和模拟定制电路并支持测试芯片设计/执行/验证3.在晶体管和栅极级设计和构建定制电路以支持物理设计和功率性能区域优化4.从设计到制造封装和测试为定制高性能ASIC和SoC开发领先的技术平台 任职要求 1.计算机科学电气工程等相关专业硕士学位或具有同等实践经验2.3年技术电路和物理设计经验3.具有先进的晶体管级设计经验即SPICE模拟或跨定制电路/IP和物理设计空间的并发优化 加分条件: 1.提供优化的定制电路/存储器/ ip和数字模块的经验从而导致产品剔除2.具有编程/脚本Python TCL经验3.了解标准单元/ sram /寄存器文件的特性和验证包括功率噪声变化和红外分析的知识4.了解前端和后端设计团队的设计套件资料5.熟悉工业标准工具的合成位置和路线以及静态定时分析
举报
- 你可能感兴趣的职位
- 最近浏览记录
-
0.6-1.5万/月
-
7-9千/月
-
4-6千/月
-
5-6千/月
-
4-6千/月
-
5-8千/月
-
5-8千/月
-
0.7-1.2万/月
- 公司规模:50-99人
- 公司性质:0
- 所属行业:电力、电气、自动化、热力、锅炉、照明、电池、电源、电缆、光电等
联系方式
- 联系人:曾源
- 手机:会员登录后才可查看
- 邮箱:会员登录后才可查看
- 邮政编码:
工作地址
- 地址:深圳市前海深港合作区南山街道梦海大道5188号前海深港青年梦工场北区14栋501