职位描述:
岗位职责 负责ASIC芯片设计交付及提供相关工艺/工程技术支撑,对交付产品的质量进度成本负责。 1负责ASIC芯片从RTL到GDSII的详细物理设计与验证工作,包括物理架构规划,布局布线电源规划时钟树综合时序收敛物理验证电源网络分析和低功耗设计等,在PPA(性能功耗成本)达成设计/工艺窗口匹配等方面提供有竞争力的解决方案; 2负责ASIC芯片DFT设计及验证,对测试成本测试覆盖率失效率交付时间负责,提供有竞争力的测试向量及解决方案,承载测试诊断协助工艺及测试问题快速定位。 任职要求 1微电子计算机通信工程数学自动化材料物理等相关专业本科及以上学历; 2符合如下任一条件者优先 (1)熟练掌握深亚微米后端物理设计流程,了解Synopsys/Cadence等数字芯片物理设计工具Calibre等物理验证工具及PT等时序验证工具; (2)熟悉数字芯片DFT或前端逻辑设计流程,熟悉verilog等数字电路硬件描述设计语言,了解或能使用 Synopsys或 Mentor相关工具; (3)研究方向与先进半导体工艺制程及整合开发相关 3对工作充满热情有责任心做事细心学习能力强 举报
岗位职责 负责ASIC芯片设计交付及提供相关工艺/工程技术支撑,对交付产品的质量进度成本负责。 1负责ASIC芯片从RTL到GDSII的详细物理设计与验证工作,包括物理架构规划,布局布线电源规划时钟树综合时序收敛物理验证电源网络分析和低功耗设计等,在PPA(性能功耗成本)达成设计/工艺窗口匹配等方面提供有竞争力的解决方案; 2负责ASIC芯片DFT设计及验证,对测试成本测试覆盖率失效率交付时间负责,提供有竞争力的测试向量及解决方案,承载测试诊断协助工艺及测试问题快速定位。 任职要求 1微电子计算机通信工程数学自动化材料物理等相关专业本科及以上学历; 2符合如下任一条件者优先 (1)熟练掌握深亚微米后端物理设计流程,了解Synopsys/Cadence等数字芯片物理设计工具Calibre等物理验证工具及PT等时序验证工具; (2)熟悉数字芯片DFT或前端逻辑设计流程,熟悉verilog等数字电路硬件描述设计语言,了解或能使用 Synopsys或 Mentor相关工具; (3)研究方向与先进半导体工艺制程及整合开发相关 3对工作充满热情有责任心做事细心学习能力强 举报
- 你可能感兴趣的职位
- 最近浏览记录
-
0.8-1.2万/月
-
0.8-1.2万/月
-
0.7-1.2万/月
-
1-1.5万/月
-
18-30万/年
-
0.8-1.2万/月
-
2-4万/月
-
2-4万/月
- 公司规模:100-499人
- 公司性质:0
- 所属行业:电力、电气、自动化、热力、锅炉、照明、电池、电源、电缆、光电等
联系方式
- 联系人:唐巧
- 手机:会员登录后才可查看
- 邮箱:会员登录后才可查看
- 邮政编码:
工作地址
- 地址:深圳市南山区桃源街道福光社区留仙大道3370号南山智园崇文园区3号楼3003
